4.1 カートリッジ仕様
MSXのカートリッジは次のような仕様になっています。
図1.32 コネクタ例
注 意
4.2 カートリッジバス
4.2.1 信号一覧
表1.4 カートリッジバスの信号線一覧
ピン番号 | 名 称 | 入出力*1 | ピン番号 | 名 称 | 入出力*1 |
1 | CS1 | O | 2 | CS2 | O |
3 | CS12 | O | 4 | SLTSL | O |
5 | 予約*2 | - | 6 | RFSH | O |
7 | WAIT*3 | I | 8 | INT *3 | I |
9 | M1 | O | 10 | BUSDIR | I |
11 | IORQ | O | 12 | MERQ | O |
13 | WR | O | 14 | RD | O |
15 | RESET | O | 16 | 予約*2 | - |
17 | A9 | O | 18 | A15 | O |
19 | A11 | O | 20 | A10 | O |
21 | A7 | O | 22 | A6 | O |
23 | A12 | O | 24 | A8 | O |
25 | A14 | O | 26 | A13 | O |
27 | A1 | O | 28 | A0 | O |
29 | A3 | O | 30 | A2 | O |
31 | A5 | O | 32 | A4 | O |
33 | D1 | I/O | 34 | D0 | I/O |
35 | D3 | I/O | 36 | D2 | I/O |
37 | D5 | I/O | 38 | D4 | I/O |
39 | D7 | I/O | 40 | D6 | I/O |
41 | GND | - | 42 | CLOCK | O |
43 | GND | - | 44 | SW1 | - |
45 | +5V | - | 46 | SW2 | - |
47 | +5V | - | 48 | +12V | - |
49 | SUNDIN | I | 50 | -12V | - |
注 意 |
*1 本体を基準にした入出力の区別
*2 予約は使用禁止端子
*3 オープンコレクタ出力
4.2.2 信号線の説明
表1.5 カートリッジバス信号の説明一覧
ピン番号 | 名 称 | 内 容 |
1 | CS1 | ROM 4000H〜7FFFH番地セレクト信号 |
2 | CS2 | ROM 8000H〜BFFFH番地セレクト信号 |
3 | CS12 | ROM 4000H〜BFFFH番地セレクト信号(256K ROM用) |
4 | SLTSL | スロットセレクト信号 |
各スロット毎のそのスロット固有のセレクト信号 | ||
5 | 予約 | 将来のための予約(使用禁止) |
6 | RFSH | リフレッシュサイクル信号 |
7 | WAIT | CPUへのWAIT要求信号 |
8 | INT | CPUへの割り込み要求信号 |
9 | M1 | CPUへのフェッチサイクルを表す信号 |
10 | BUSDIR | 外部データバスバッファの方向を制御する信号 |
カートリッジがセレクトされ、データを送出するタイミングでメモリを除く各カートリッジよりLレベルを出力する。 | ||
(I/Oリードとアドレスをデコードした信号をORした信号を入れる。詳細は7章を参照) | ||
11 | IORQ | I/Oリクエスト信号 |
12 | MERQ | メモリリクエスト信号 |
13 | WR | ライトタイミング信号 |
14 | RD | リードタイミング信号 |
15 | RESET | システムリセット信号 |
16 | 予約 | 将来のための予約(使用禁止) |
17〜32 | A0〜A15 | アドレスバス信号 |
33〜40 | D0〜D7 | データバス信号 |
41 | GND | 電源および信号グランド |
42 | CLOCK | CPUクロック 3.579545MHz |
43 | GND | 信号グランド |
44、46 | SW1、SW2 | 抜き差しプロテクト用 |
45、47 | +5V | +5V電源 |
48 | +12V | +12V電源 |
49 | SUNDIN | サウンド入力信号(-5dBm) |
50 | -12V | -12V電源 |
4.2.3 カートリッジバス接続条件
1.ファンイン、ファンアウト(LS TTL)
図1.33 データ・アドレスバスのファンイン、ファンアウト
図1.34 コントロール信号のファンイン、ファンアウト
2.電圧レベル
TTLレベル
4.3 電源容量
+5V | 300mA/各スロット |
+12V | 50mA/スロット合計 |
-12V | 50mA/スロット合計 |
4.4 拡張スロットセレクト信号
拡張スロットセレクト信号の回路は、「7章 MSX2+回路例」を参照して下さい。