トップ 差分 一覧 ソース 検索 ヘルプ RSS ログイン

4章 カートリッジ

 4.1 カートリッジ仕様

 MSXのカートリッジは次のような仕様になっています。


図1.30 MSXカートリッジ標準仕様

図1.31 プリント基板のパターン



図1.32 コネクタ例

注 意
 カートリッジのコネクタ側の端から、44mm以内の部分に突起(スイッチ、コネクタなど)をつけてはいけません。

 4.2 カートリッジバス

4.2.1 信号一覧

表1.4 カートリッジバスの信号線一覧

ピン番号名 称入出力*1ピン番号名 称入出力*1
1CS1O2CS2O
3CS12O4SLTSLO
5予約*2-6RFSHO
7WAIT*3I8INT *3I
9M1 O10BUSDIRI
11IORQ O12MERQ O
13WR O14RD O
15RESETO16予約*2-
17A9 O18A15O
19A11O20A10O
21A7 O22A6 O
23A12O24A8 O
25A14O26A13O
27A1 O28A0 O
29A3 O30A2 O
31A5 O32A4 O
33D1 I/O34D0I/O
35D3 I/O36D2I/O
37D5 I/O38D4I/O
39D7 I/O40D6I/O
41GND -42CLOCK O
43GND -44SW1 -
45+5V -46SW2 -
47+5V -48+12V -
49SUNDIN I50-12V -
注 意

 *1 本体を基準にした入出力の区別
 *2 予約は使用禁止端子
 *3 オープンコレクタ出力

4.2.2 信号線の説明

表1.5 カートリッジバス信号の説明一覧

ピン番号名 称内 容
1CS1ROM 4000H〜7FFFH番地セレクト信号
2CS2ROM 8000H〜BFFFH番地セレクト信号
3CS12ROM 4000H〜BFFFH番地セレクト信号(256K ROM用)
4SLTSLスロットセレクト信号
各スロット毎のそのスロット固有のセレクト信号
5予約 将来のための予約(使用禁止)
6RFSHリフレッシュサイクル信号
7WAITCPUへのWAIT要求信号
8INT CPUへの割り込み要求信号
9M1 CPUへのフェッチサイクルを表す信号
10BUSDIR外部データバスバッファの方向を制御する信号
カートリッジがセレクトされ、データを送出するタイミングでメモリを除く各カートリッジよりLレベルを出力する。
(I/Oリードとアドレスをデコードした信号をORした信号を入れる。詳細は7章を参照)
11IORQ I/Oリクエスト信号
12MERQ メモリリクエスト信号
13WR ライトタイミング信号
14RD リードタイミング信号
15RESETシステムリセット信号
16予約将来のための予約(使用禁止)
17〜32A0〜A15アドレスバス信号
33〜40D0〜D7データバス信号
41GND 電源および信号グランド
42CLOCK CPUクロック 3.579545MHz
43GND 信号グランド
44、46SW1、SW2抜き差しプロテクト用
45、47+5V +5V電源
48+12V +12V電源
49SUNDIN サウンド入力信号(-5dBm)
50-12V -12V電源

4.2.3 カートリッジバス接続条件

1.ファンイン、ファンアウト(LS TTL)

図1.33 データ・アドレスバスのファンイン、ファンアウト


図1.34 コントロール信号のファンイン、ファンアウト

2.電圧レベル

 TTLレベル

 4.3 電源容量

+5V300mA/各スロット
+12V50mA/スロット合計
-12V50mA/スロット合計

 4.4 拡張スロットセレクト信号

 拡張スロットセレクト信号の回路は、「7章 MSX2+回路例」を参照して下さい。