MSX Datapack wiki化計画

7章 MSX2+回路例

※
※ このページは書きかけです。以下の可能性があります。
※ ・誤字、脱字等のチェックをおこなっていません。
※ ・テキスト、表などフォーマットがされていない。
※ ・画像が抜けている。
※

 この章では、MSX2+の回路例を示します。この回路例は、MSX2+の動作論理を理解するために参照して下さい。実際のMSX2+では、周辺回路をまとめたLSIを使用していますが、この回路例では動作論理の理解という目的のために、あえてシステムロジックLSIを使用しない構成になっています。

 7.1 CPUと基本スロットセレクト信号

図P46.png
図P46.CE3(344)

 7.2 拡張スロットセレクト信号

図P47.png
図P47.CE3(268)

 7.3 システムコントロールポート

図P48.png
図P48.CE3(275)

 7.4 システムROM

図P49.png
図P49.CE3(256)

 7.5 メインRAM

図P50.png
図P50.CE3(253)

 7.6 VDP

図P51.png
図P51.CE3(257)

 7.7 PSGとシステムウェイト

図P52.png
図P52.CE3(338)

 7.8 漢字ROM

図P53.png
図P53.CE3(246)

 7.9 プリンタインターフェイス

図P54.png
図P54.CE3(265)

 7.10 リアルタイムクロック

図P55.png
図P55.CE3(250)

 7.11 カートリッジスロット

図P56.png
図P56.CE3(290)